Envoyer un e-mail à Collection ThomsonCollection Thomson
EditoForum 2002Liens
Nanoreseau
Docs
Logiciels
Matériel
Imprimer le document
Retour à la liste

Fonctionnement:

Afin d'assurer la présence du menu lors de la mise en route de la machine, un circuit RC inversé par une NAND(U2:B) aux entrées couplées, injecte l'états bas dans l'entrée RESET du registre 74HC373(U4) pendant quelques milli-secondes après la mise sous tension et valide les sortie à l'état bas.

Le 74HC133 récupère les adresses A0 à A12,une porte NOR (U3:A) récupère les états de CSN et R/WN et sa sortie sera envoyer vers une NAND (U2:A) avec A13. Puis la sortie de U2:A et la sortie de U1 vers la porte NOR(U3:B). La sortie de cette équation est injecter a l'entrer C1 du registre U4. Ainsi lors de l'écriture en $3FFF le résultat de l'équation passe a l'état 1, chargent les entrées en sorties.

Le registre comporte 10 entrées, 8 pour le chargement des données un reset(R), la commande load(C1)et 8 sorties 3 état, bas et haut et haute impedance. pour adresser les 64 banques de 16Ko seul 6 bits sont nécessaires. Les bits de données D0 à D5 seront donc connecter au 74LS373. Les sorties sont respectivement connectées a l'EPROM en partant de A14 jusqu'a A19.

Enfin l'eprom U5 comportes 8bits de données 20 bits d'adresses et une entrée Enable qui permet d'activer l'EPROM L'entrée GN/Vpp permet programmation par Vpp et la mise a l'état Haute Impédance des sortie D0 à D7. L'entrées C1 de U4 est couplé a GN/Vpp afin de désactiver D0 à D7 lors de l'écriture vers la MEMO7 on remarque que CSN est connecter a E afin d'activer la ROM uniquement lors de l'adressage entre $0000 et $3FFF.

On notera que les circuit U1 et U4 ont été choisie en HC et non en LS pour des raisons de fonctionnement optimal.

 

 

 

 

Site
Plus
Forums
Code
Créations

*Site en favoris
*Page en favoris
*Site en démarrage
*Page en démarrage


Haut de page

Collection Thomson 2015 © Ghislain Fournier & François Mouret